Der Flächenmehraufwand von HBM gegenüber konventionellem DRAM hat strukturelle Gründe: HBM4-Dies operieren laut den auf der Hot Chips 2026 gezeigten Daten mit 256 Speicher-Banks, während DDR5 lediglich 32 aufweist. Hinzu kommen deutlich breitere Datenpfade, eine aufwendigere Stromversorgung sowie Through-Silicon Vias (TSVs), die die gestapelten Dies miteinander verbinden – all das beansprucht zusätzliche Chip-Fläche, die bei Standard-DRAM entfällt. Ein Micron Fellow bestätigte auf der Konferenz explizit, dass sich das 3:1-Verhältnis mit künftigen Generationen nicht verbessern werde – es ist also kein vorübergehendes Reifeproblem, sondern eine physikalische Konsequenz der HBM-Architektur. Die drei großen DRAM-Hersteller – Micron, Samsung und SK Hynix – haben ihre Wafer-Kapazitäten zunehmend auf HBM umgestellt, was den gesamten DRAM-Output in Gigabyte gerechnet um rund zwei Drittel reduziert. Neue Wafer-Kapazitäten, die in den nächsten Monaten ans Netz gehen sollen, dürften die Lage nur bedingt entspannen, da unklar ist, wie viel davon tatsächlich für Standard-DRAM genutzt wird. Die Engpässe betreffen damit nicht nur KI-Rechenzentren, sondern mittelbar auch den Consumer-Markt, der mit DDR5 und LPDDR5 von denselben Fab-Linien abhängt.