IBM präsentiert weltweit erste Sub-1-Nanometer-Chiptechnologie mit Nanostack-Architektur
Warum es zählt
Die Architektur verspricht 50 % mehr Rechenleistung oder 70 % höhere Energieeffizienz gegenüber 2-nm-Chips sowie 40 % SRAM-Skalierungsgewinn – beides direkt relevant für KI-Rechenzentren. Kommerzielle Fertigung durch Partner wie Rapidus oder Samsung wird innerhalb eines Jahrzehnts erwartet.
— Lumeric Redaktion
~100 Mrd. Transistoren/Chip
Transistordichte auf Fingernagel-Fläche
Frag die KI zum Artikel
Folgefragen zu Headline, Quelle und Volltext — Antwort streamt in wenigen Sekunden.
Verwandte Beiträge
- MEINUNGreddit.com2w
Micron: HBM benötigt dreimal mehr Wafer-Fläche als DDR5
- LAUNCHreddit.com2w
Nvidia NVHBM: Neue Technologie vervielfacht VRAM auf einzelnen GPUs
- LAUNCHdeveloper.nvidia.com2w
NVIDIA NVLink Fusion bringt NVHBM in KI-Infrastruktur der nächsten Generation
- LAUNCHreddit.com3w
Xiaomi AI Cube: 3-Chip-System mit 1,22 TB/s Speicherbandbreite angekündigt
IBM präsentiert weltweit erste Sub-1-Nanometer-Chiptechnologie mit Nanostack-Architektur
Warum es zählt
Die Architektur verspricht 50 % mehr Rechenleistung oder 70 % höhere Energieeffizienz gegenüber 2-nm-Chips sowie 40 % SRAM-Skalierungsgewinn – beides direkt relevant für KI-Rechenzentren. Kommerzielle Fertigung durch Partner wie Rapidus oder Samsung wird innerhalb eines Jahrzehnts erwartet.
— Lumeric Redaktion
~100 Mrd. Transistoren/Chip
Transistordichte auf Fingernagel-Fläche
Frag die KI zum Artikel
Folgefragen zu Headline, Quelle und Volltext — Antwort streamt in wenigen Sekunden.
Verwandte Beiträge
- MEINUNGreddit.com2w
Micron: HBM benötigt dreimal mehr Wafer-Fläche als DDR5
- LAUNCHreddit.com2w
Nvidia NVHBM: Neue Technologie vervielfacht VRAM auf einzelnen GPUs
- LAUNCHdeveloper.nvidia.com2w
NVIDIA NVLink Fusion bringt NVHBM in KI-Infrastruktur der nächsten Generation
- LAUNCHreddit.com3w
Xiaomi AI Cube: 3-Chip-System mit 1,22 TB/s Speicherbandbreite angekündigt